A Broadcom lançou sua plataforma 3.5D eXtreme Dimension System in Package (3.5D XDSiP) para processadores de altíssimo desempenho para cargas de trabalho de IA e HPC. A nova plataforma depende do CoWoS da TSMC e de outras tecnologias avançadas de embalagem. Ele permite que os projetistas de chips construam sistemas em pacotes (SiPs) de lógica empilhada em 3D, chips de rede e E/S e pilhas de memória HBM. A plataforma permite SiPs com até 6.000 mm² de silício empilhado em 3D com 12 módulos HBM. Os primeiros produtos 3.5D XDSiP estão previstos para chegar em 2026.
O 3.5D XDSiP da Broadcom usa a tecnologia de empacotamento CoWoS-L da TSMC que oferece um tamanho máximo de interposer de aproximadamente 5,5 vezes o de um retículo (cerca de 858 mm ^ 2) ou 4719 mm ^ 2 para chips de computação, chips de E/S e até 12 pacotes HBM3/HBM4. Para maximizar o desempenho, a Broadcom sugere desintegrar o design de chiplets de computação e empilhar um chiplet lógico sobre outro de maneira face a face (F2F) usando ligação de cobre híbrida (HCB).
Essa abordagem de empilhamento face a face (F2F) que conecta diretamente as camadas metálicas superiores das matrizes de silício superior e inferior usando ligação de cobre híbrida sem colisões é o principal benefício da plataforma 3D XDSiP da Broadcom em comparação com a abordagem face-to-back que depende através de vias de silício (TSVs). A abordagem F2F permite até 7 vezes mais conexões de sinal e roteamento de sinal mais curto, reduz o consumo de energia em interfaces die-to-die em 90%, minimiza a latência na pilha 3D e fornece flexibilidade adicional para as equipes de projeto desagregarem a arquitetura ASIC entre os principais e matrizes inferiores (que são resultado de conexões mais densas e latências mais baixas), de acordo com a Broadcom.
“Em estreita colaboração com nossos clientes, criamos uma plataforma 3.5D XDSiP com base na tecnologia e ferramentas dos parceiros TSMC e EDA”, disse Frank Ostojic, vice-presidente sênior e gerente geral da divisão de produtos ASIC da Broadcom. “Ao empilhar os componentes do chip verticalmente, a plataforma 3.5D da Broadcom permite que os projetistas de chips combinem os processos de fabricação corretos para cada componente, ao mesmo tempo que reduz o interposer e o tamanho do pacote, levando a melhorias significativas no desempenho, na eficiência e no custo.”
O comunicado de imprensa da empresa não menciona os métodos de embalagem de empilhamento 3D da TSMC. No entanto, o F2F HCB do 3.5D XDSiP é provavelmente uma implementação proprietária da tecnologia de empilhamento SoIC-X da TSMC, embora com o design proprietário e fluxo de automação da Broadcom (algo indiretamente confirmado por Kevin Zhang da TSMC). Como a plataforma usa integração 2,5D e empilhamento 3D, a Broadcom a chama de ‘3,5D’.
“A TSMC e a Broadcom colaboraram estreitamente nos últimos anos para reunir os processos lógicos mais avançados e as tecnologias de empilhamento de chips 3D da TSMC com a experiência em design da Broadcom”, disse o Dr. Kevin Zhang, vice-presidente sênior de desenvolvimento de negócios e vendas globais e co-adjunto. COO, TSMC.
A Broadcom está preparada para usar sua plataforma 3.5D eXtreme Dimension System in Package para processadores AI/HPC personalizados e ASICs que projeta para empresas como Google, Meta e OpenAI, que têm demandas infinitas de desempenho. Como parte da plataforma, a Broadcom oferecerá um amplo conjunto de IPs, incluindo HBM PHY, PCIe e GbE; chips de solução completa; e até fotônica de silício, que permite que seus clientes se concentrem na parte essencial de seus processadores: a arquitetura da unidade de processamento.
O principal produto 3.5D XDSiP da Broadcom combina quatro matrizes de computação feitas com a tecnologia de processo de ponta (N2) da TSMC, uma matriz de E/S e seis módulos HBM.
A Broadcom tem atualmente cinco produtos em desenvolvimento usando sua tecnologia 3.5D, incluindo vários produtos para o crescente setor de IA de seus principais clientes e um – o processador Fujitsu Monaka que usará a tecnologia de processo de classe 2nm Arm ISA e TSMC – voltado tanto para IA e espaços HPC. As remessas de produtos 3.5D XDSiP começarão em fevereiro de 2026.
“Com uma parceria de mais de uma década, a Fujitsu e a Broadcom trouxeram com sucesso múltiplas gerações de ASICs de computação de alto desempenho para o mercado”, disse Naoki Shinjo, vice-presidente sênior e chefe de desenvolvimento de tecnologia avançada da Fujitsu. “A mais recente plataforma 3.5D da Broadcom permite que o processador de próxima geração baseado em Arm de 2 nanômetros da Fujitsu, Fujitsu-Monaka, alcance alto desempenho, baixo consumo de energia e menor custo.”
